在Nature上，湖南大学团队报道了单芯片三维集成研究的新进展

三维集成是后摩尔时代的重要技术路线，它可以通过垂直方向堆叠多个单独芯片或功能层的设备系统，实现逻辑、存储和传感功能的垂直集成和协调。当前商业三维集成主要是通过封装技术将多芯片或多芯粒垂直堆叠和连接起来。单芯三维集成就是直接在同一芯片内部垂直集成多个装置层。通过直接在另一个装置层上制备每个装置层，可以进一步提高芯片的互联密度和性能。然而，硅基单芯片的三维集成面临着严重的热预算问题，其上层硅沟的制备过程会导致下层硅器件的混合扩散和性能下降，从而限制三维集成的发展。

对此，湖南大学物理与微电子科学学院刘渊教授团队报道了范德华单芯片低温三维集成技术。该工艺中，源/漏/栅电极、层内互连金属、高层κ网格介电，低κ电路功能层，如固层介电层和固层垂直埋孔，首先预制在牺牲晶圆上，然后在120上。 °范德华在低温下集成到半导体晶圆上。团队完成了10层全范德华单芯片3D系统，通过逐级集成范德华预制备电路层和半导体层。与此同时，团队发现范德华集成工艺不会影响底部硫化钼晶体管的电学性能，可以保证晶体管的本质性能。通过对不同功能的电路层进行进一步整合，团队完成了三维异质集成与协调的逻辑、传感与存储互联。这项研究为单芯片三维集成系统提供了一条低能路径。

五月二十二日，这项研究结果是“Monolithic three-dimensional tier-by-tier integration via van der Waals lamination“问题在网上发表在《自然》杂志上，湖南大学分别来自物电院、化工院、半导体学校，是独立完成单位。陆冬林博士是物电院的第一作者，刘渊教授是唯一的通讯作者。这项工作得到了国家自然科学基金、国家重点研发计划等项目的资助。

论文链接：https://www.nature.com/articles/s41586-024-07406-z

本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。

免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com