美国工程师成功研发新型3D芯片，性能较传统2D芯片提升近一个数量级

IT之家12月14日消息，据InterestingEngineering报道，美国工程师团队研发出一款采用独特架构的多层计算机芯片，该芯片有望推动人工智能硬件领域进入全新发展阶段。

研究团队介绍，经过硬件测试与仿真验证，这款新型三维（3D）芯片的性能比传统二维（2D）芯片高出近一个数量级。

IT之家了解到，与当前主流的平面化2D芯片不同，该新型原型芯片的关键超薄组件采用垂直堆叠设计，类似摩天大楼的楼层布局，内部的垂直布线则如同高速电梯，可实现快速、大规模的数据传输。该芯片凭借创纪录的垂直互连密度，以及存储单元与计算单元的紧密交织，有效突破了长期制约平面芯片性能提升的瓶颈。

斯坦福大学电气工程系William E. Ayer讲席教授、计算机科学教授Subhasish Mitra是该芯片研究论文的主要负责人，他表示：“这为芯片制造与创新开启了新时代。只有此类技术突破，才能满足未来人工智能系统对硬件性能千倍提升的需求。”

尽管学术界此前已研制出实验性3D芯片，但此次是首次在商业晶圆代工厂成功制造出具备明确性能优势的3D芯片。

研究团队指出，传统2D芯片的所有组件都布置在单一平面，内存分布稀疏且容量有限，数据只能通过少数冗长且拥挤的路径传输。由于计算单元的运行速度远快于数据移动速度，同时芯片无法在附近集成足够内存，系统常常需要等待数据传输，这一现象被工程师称为“内存墙”，即处理速度超过芯片数据传输能力的临界点。

卡内基梅隆大学电气与计算机工程助理教授、该论文资深作者Tathagata Srimani表示：“通过将内存与计算单元垂直集成，我们可以更快地传输更多数据，就像高层建筑中的多部电梯能同时运送大量住户上下楼层一样。”Srimani最初是在Mitra指导下从事博士后研究时启动了这项工作。

这款3D芯片由斯坦福大学、卡内基梅隆大学、宾夕法尼亚大学和麻省理工学院的工程师团队，与SkyWater Technology公司合作开发。

初步硬件测试显示，该原型芯片的性能已比同类2D芯片高出约4倍。对更高堆叠层数的未来版本进行的仿真表明，性能提升将更为显著：在真实AI工作负载（包括源自Meta开源LLaMA模型的任务）下，增加更多层级的设计可实现最高达12倍的性能提升。

研究团队还称，该设计为实现能效-延迟乘积（Energy-Delay Product, EDP）提升100至1000倍提供了切实可行的路径。EDP是衡量芯片速度与能效平衡的关键指标。通过大幅缩短数据传输距离并增加大量垂直通路，该芯片能够同时实现更高的吞吐量和更低的单位操作能耗，这种性能与能效的组合是传统平面架构难以实现的。

宾夕法尼亚大学电气与系统工程助理教授、该研究共同作者Robert M. Radway表示：“‘内存墙’与‘微缩墙’（miniaturization wall）是芯片发展的两大障碍。我们通过将内存与逻辑单元垂直集成，以极高密度向上构建，正面应对这一挑战。这就好比计算领域的曼哈顿——在更小的空间内容纳更多功能单元。”

本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。

免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com