高价格EUV光刻，何去何从？

在摩尔定律的推动下，几十年来，半导体行业一直在好转。

随着工艺流程的不断发展，台积电、三星、英特尔等晶圆代工厂商之间的竞争已经进入先进的工艺跑道。在这个过程中，EUV极紫外线雕刻设备已经成为各个厂商争夺的焦点。

据悉，2024-2025年，台积电将接受60台EUV光刻机，估计总费用将超过122亿美元；英特尔率先拥抱世界上第一台High NA EUV光刻机；三星也在向High NA EUV光刻机渴望尝试追逐台积电。

在EUV光刻机的竞争背后，各种晶圆厂商也有同样的痛苦。其中，对于半导体厂商来说，昂贵的光刻机成本无疑是巨大的压力。

据报道，目前0.33NA EUV光刻机每台售价约1.81亿美元，新一代High-NA（0.55NA） EUV增加到2.9-3.62亿美元。ASML将计划在进入1纳米以下的埃米世代后推出更先进的Hyper。-NAEUV光刻机设备(0.75NA)的价格可能超过7.24亿美元。

光刻机ASML路线图

台积电、三星、英特尔等半导体晶圆代工厂商在这种价格压力下一度望而却步。

例如，2023年英特尔代工业务亏损70亿美元，其原因之一是使用下一代EUV光刻机造成成本负担；台积电多次指出，下一代EUV设备价格过高，甚至说A16先进制程节点不一定需要High NA EUV；而且三星陷入良率瓶颈，面对如此昂贵的设备成本，同样非常挣扎，High在其SF1.4节点宣传中甚至没有提到。 NA。

可以看出，在规划未来工艺时，设备成本问题已经成为各先进制程代工厂的重要考虑因素。

在这种背景下，“降本”和“替代”成为EUV光刻机眼前的两种选择。

EUV光刻降本，多路进攻

FEL，取代EUV-LPP灯源

EUV光刻机之所以如此昂贵，一个关键原因是EUV光源的生产使用了目前地球上最强大的商用激光器，通过轰击金属锡滴产生了13.5nm EUV灯源。

目前ASML使用的激光等离子体EUV灯源（EUV-LPP）光源价格昂贵，效率低下，光电转换率仅为3%-5%。

对于这一点，正在酝酿一个非常规的替代方案。日本高能加速器研究机构（KEK）一些研究人员认为，如果利用粒子加速器的力量，获得EUV灯源可能会更便宜、更快、更高效。

事实上，科研人员很早就看到了自由电荷激光器，它是由粒子加速器产生的。（FEL）从而产生强大的EUV灯源概率。

FEL利用电子在磁场中运动产生超强激光，其效率是普通EUV灯源的两倍，能量转化率超过30%，而且具有成本低、功率大等优点。FEL灯源在功耗方面也远远低于EUV-LPP灯源。

“KEK高级灯源研究员说：”EUV-FEL光束的巨大功率、狭窄的光谱宽度和其它特性使其适用于未来光刻的EUV灯源。

此外，EUV-FEL也可以升级为BEUV-FEL，使用较短的波长(6.6-6.7 nm）实现更细致的图案化。为了实现High，它还可以可变地控制FEL光的偏振。 NA光刻。

据报道，目前业内已设计了一种基于能量回收的放疗设备。（ERL）FEL灯源用于未来的光刻，并对主要部件进行了研究和开发。FEL灯源通过EUV功率升级为BEUV-FEL、High NA光刻的偏振控制、功耗和每台光刻机的成本都有很多优点。

EUV-FEL灯源被称为未来光刻最有前途的光源，应该进一步推动其产业化。

使用材料，EUV图案化的革命

去年开发了Centura，以使芯片制造商在不增加EUV双重图案化成本、复杂性和能源和材料消耗的情况下，继续缩小设计，应用材料与领先客户密切合作。 Sculpta图案化系统。

基于此，芯片制造商可以打印单个EUV图案，然后使用Sculpta系统在任何选择的方向拉长形状，以减少特征之间的空间，提高图案密度。由于最终图案是由单个模具组成的，因此降低了设计成本和复杂性，消除了双图案对齐误差的良率风险。

简而言之，原本需要两次EUV曝光才能完成的过程，现在借助应用材料公司来完成。 Centura Sculpta图案化系统，只需一次EUV曝光即可完成。

同时，EUV双重图案化还需要许多额外的制造工艺步骤，包括CVD图案化膜沉积、CMP清洗、光刻胶沉积和清洗、EUV光刻、电子束计量、图案化膜蚀刻和晶圆清洗等。

Sculpta系统可以为芯片制造商提供替代的每个EUV双图案序列：

• 每月生产能力每10万片晶圆可以节省2.5亿美元的资金成本。
• 每个晶圆可以节省约50美元的制造成本。
• 每个晶圆节能超过15千瓦时
• 每个晶圆都可以直接减少0.35千克二氧化碳的排放量。
• 每个晶圆节约15升水

Prabubu总经理，应用材料资深副总裁，半导体产品业务组总经理 Raja表示，新的Sculpta系统充分证明了材料工程的进步，可以加强EUV光刻技术，帮助芯片制造商最大限度地提高芯片面积和成本，解决先进芯片工艺日益增长的经济和环境挑战。Sculpta系统独特的图案成形技术，结合了应用材料公司在带状离子束和材料去除技术方面的浓厚专业知识，为图案工程师提供了突破性的创新工具。

DanntechInsights副主席 Hutcheson表示，应用材料公司的新型Sculpta系统是一场图案化的革命，为芯片制造商带来了全新的功能。为了提高芯片的功耗、性能、面积和成本，降低设计成本、能源和材料消耗，我们应该在行业不断突破芯片扩展极限的同时，突破应用材料公司的图案成形技术。

自CMP引进以来，Sculpta一直是晶圆制造最具创新性的新工艺步骤，受到领先芯片制造商的高度重视，并被选为大规模逻辑制造中多个步骤的记录生产设备。

今年2月，应用材料推出了新的电子束测量仪器，专门用于精确测量EUV和新的High。-NA 半导体器件EUV光刻技术的关键尺寸，可以有效地降低光刻技术的成本。

据报道，该设备被称为VeritySEM 十大关键尺寸扫描电子显微镜（CD-SEM）检测系统。

根据应用材料公司的说法，与传统的CD-SEM相比，该设备可以以较低的能量实现两倍的分辨率，并提高30%的扫描速度。该设备领先的分辨率和扫描速度提高了EUV和High-NA 为了帮助芯片制造商加快工艺开发，最大限度地提高大批量生产，EUV光刻和蚀刻工艺的控制。

“VeritySEM 10是CD-SEM技术的突破，解决了“应用材料公司显像和过程控制集团副总裁Keith”的计量挑战，这是近期塑造行业的重大技术变化带来的。 Wells说，“这个系统独特地结合了低着陆能量、高分辨率和更快的显像速度，对High有好处-NA EUV、GAA晶体管和高密度3D NAND铺平道路。”

处理EUV双重图案挑战的东京电子

Acrevia工具是东京电子公司推出的一种新型气体团聚光束。 (GCB) 该系统是专门为细化EUV光刻而设计的图案。

该工具采用低损伤表面处理，可用于各种用途，包括减少即将推出的节点EUV的多重图案化使用，增强线沿粗糙度，减少性能变化，减少随机光刻缺陷，最终降低芯片制造成本，提高效率。

众所周知，一个标准的EUV图案化工艺流程包括八个关键步骤:晶圆沉积、化学机械抛光清洗、光刻、测量、图案蚀刻、清洗、测量和晶圆蚀刻。除了晶圆蚀刻，所有步骤都是重复的，以便进行双重图案化。

但是，双重图案化 EUV 技术带来了新的挑战，包括成本上升、良率可能下降和生产周期延长。东京电子建议将其Acrevia工具插入生产过程中，而不是光刻图案化和后续干蚀刻步骤后的双图案化。如有必要，Acrevia工具也可用于改进双重甚至三重EUV图案。

虽然Acrevia工具不能取代双重或三重EUV图案，但是它可以减少使用量，改进图案，从而提高性能和良率，这一点非常重要。

此外，由于EUV光刻技术会产生随机效应，这些效应会导致随机桥接缺陷和线条边缘粗糙度差等问题。由于这些缺陷是随机的，很难检测到。即使使用EUV双图案化，这些缺陷也不能完全消除。东京电子表示，其图案细化工具可以提高图案外壁线条边缘的粗糙度 (LER) 并且减少随机光刻缺陷，从而提高良率。

综上所述，Acrevia采用了东京电子原创技术，可以实现高蚀刻率和低损伤图案化。Acrevia将进一步扩大规模，并在日益具有挑战性的先进图案领域最大限度地提高生产率。

EUV光刻，取代困境

极紫外光（EUV）光刻技术是目前最先进的光刻技术，可用于制造工艺小于7nm的芯片，但面临着技术难、成本高、工艺复杂、供应链封闭等问题和挑战。

所以，许多研究机构和公司都在探索其他先进的工艺技术，试图挑战ASML在超精细工艺芯片制造设备方面的主导地位。

纳米压印技术（NIL）

纳米压印（NIL）技术是将印有电路图案的模具压在晶圆表面的耐腐蚀剂上，通过类似印章的方式制造集成电路，将模具上的精细电路图案转移到晶圆上，可以在单个模具中产生复杂的二维或三维电路图案。

与光学光刻工艺相比，紫外纳米压印光刻

可以理解为，纳米压印技术制造的芯片，就像盖章一样，在印章(掩膜)上刻上栅栏长度只有几纳米的电路，然后在橡皮泥(压印胶)上盖上印章，实现图形转移，然后通过热或紫外线照明固化转移的图形，完成微纳加工的“雕刻”步骤。

作者在之前的文章《纳米压花终于走上舞台了吗？”中提到，与传统的雕刻技术相比，首先，纳米压花技术可以大大降低制造成本，而不需要复杂的光路系统和昂贵的灯源。

此外，纳米压花的模板设计比光刻机的覆膜图案更简单，压花图案的大小完全由模板上的图案决定，因此不会受到传统光刻胶技术中光源波长和光学衍射的限制和影响。纳米压花技术忠实地还原了分辨率更高、均匀性更大的图案，而不是光刻设备产生的图案。

同时，纳米压花技术只要提前在掩膜上制作图案，即使是复杂的结构也能一次形成，同时避免了传统光刻技术中的反复曝光，进一步提高了成本优势。据日经中文网报道，纳米压花可以节省一些成本很高的光刻过程。与极紫外线光刻相比，它可以降低40%的制造成本和90%的用电量。

此外，纳米压花技术在三维结构加工方面有其独特的优势。传统的光刻技术是围绕二维平面的加工方法，难以获得三维结构，可控性差。但是对于纳米压花技术，只要做成模板，就可以批量生产三维产品。

2023年10月，日本佳能公司宣布推出纳米压印芯片制造设备，目前最小线距为14nm，约等于5nm工艺节点；预计未来将实现最小线距为10nm的电路图案，相当于2nm工艺节点。现在，日本铠侠公司已将NIL技术应用到15nm。 在NAND闪存器上，预计将于2025年推出选择NIL技术的5nm芯片。

最近有消息透露，SK海力士从佳能引进纳米压印设备，目前正在进行测试，计划在2025年左右开始大规模生产3D。 NAND闪存，到目前为止，测试结果很好。另一家储存巨头三星还开发了包括纳米压印技术在内的多种解决方案，以缓解多种图案技术带来的成本增加。

佳能除探索NAND闪存领域外，还试图将NIL技术应用到DRAM和CPU等逻辑芯片上。

对于DRAM，佳能一直在不断提高套刻精度。使用POI 控制技术、晶圆区卡盘控制、精细掩膜等形式有助于提高套刻精度。

先进的NIL工具掩膜结合可以为许多不同的应用提供多种解决方案，佳能展示了2.3nm套刻精度用于各种新技术，主要用于DRAM。

纳米压印光刻在芯片领域更擅长制造3D NAND、与微控制器等逻辑电路相比，DRAM等存储芯片存储厂家成本限制严格，缺陷要求放宽，纳米压印光刻技术更适合。

根据佳能纳米压印设备的未来路线图，应用将在3D中进行。 从NAND存储芯片开始，逐步过渡到DRAM，从而实现CPU等逻辑芯片的生产。

经过30年的研究，纳米压印技术在许多方面取得了新的进展，国内外半导体设备制造商、材料制造商和工艺制造商开始涉足这一领域。

特别是以佳能为代表的日本企业，希望通过半导体“纳米压印技术”来追求ASML的步伐。

根据TechNavio的数据，预计2026年纳米压印市场将达到33亿美元，2021-2026年复合增长率将达到17.74%，尽管这个市场并没有预期的那么大，但是整体情况正在逐步上升。

那纳米压印技术能否取代EUV光刻呢？

说实话，难度很大。事实上，从行业信息中可以看出，每隔几年就会有纳米压印光刻的突破，但每次都会推迟进入行业的时间。

目前纳米压印技术存在模板缺陷、套准等问题，需要时间才能完善进入市场。然而，其超高分辨率、易量产、低成本、高一致性的优势已经凸显出来，是取代当前光刻技术最有机会的技术手段之一。纳米压印技术可能是未来光学光刻难以进化时值得期待的光刻路线。

定向自组装光刻（DSA）

定向自组装光刻（DSA）它是一种利用材料本身的分子排列规律，诱导硅片上光刻设备自发形成所需图案的方法。它的分辨率高于传统光刻，加工速度不受影响，但对材料控制的要求特别高。

IMEC、麻省理工学院等机构建立了自组装生产线，研究其具体工艺。基于DSA技术，研究人员提出了一种金属二硫化物晶体管自生长技术，可以将二维半导体晶体管的尺寸缩小到目前的千分之一，功耗只有目前的千分之一。

DSA 技术于 1990 第一次提出时代，并于 2007 年成为 ITRS 一部分路线图。DSA 主要支持者是 IMEC 一个研究小组。2021 2008年，IMEC展示了使用。 DSA 形成 18nm间隔图案。据悉，DSA光刻还没有被任何主要的半导体代工厂批量生产。这项技术在过去的二十年里进行了大量的R&D和专利活动，但是没有商业行为。

电子束光刻（EBL&MEBL）

电子束光刻（EBL）它是一种利用高能电子束直接从硅片上雕刻图案而不是灯源的方法。与EUV相比，它的分辨率更高，但制造速度很慢，只能逐渐描绘，不适合大规模生产。目前主要用于量子计算芯片、超表面芯片等高精度小批量芯片。

在此基础上，MB也在业内推出。 Platform——全球首创的多柱电子束光刻，该技术将以其新的生产力优势彻底改变电子束光刻 (EBL)，与此同时，实现了高分辨率、精细特性、宽视野和大景深。

实际上，早在20岁 世纪 80 在时代，IBM开发了这种直写光刻技术。原则上，在涂有电子束敏感光刻胶的基板上，使用多光束直写来加速电子束的绘制低于 10 纳米的特点。暴露在电子束下可以改变光刻胶的溶解性，从而有选择地去除光刻胶的暴露或未暴露区域，通过将光刻胶浸入显影剂中。

直写技术很有吸引力，因为它不需要昂贵的光掩模。但是单光束电子束光刻的吞吐量太慢，对于批量来说。 IC 生产成本太高。分析师也直言，直写真正的问题是吞吐量。直接写入光刻技术，即使有几十万甚至一百万个光束，对于晶圆光刻来说也太慢了。

所以，单光束直写工具只适用于复合半导体、光子学等小众应用。初期参与者，包括KLA、Mapper，退出，被收购。

MultibeamCEO兼董事长Davidid K. 在一次采访中，Lam表示，希望通过MEBL技术，振兴这项技术已经有几十年的历史了。这就像拥有印刷机或3D打印机的速度，但它具有铅笔定制的灵活性和适应性。Multibeam可以使芯片制造的某些部分的生产效率比目前的系统高100倍。

x光光刻技术（XIL）

x光的波长很短，基本上没有衍射效应，早在20世纪80年代就进入了光刻技术研发的视野。

20世纪90年代，IBM在美国佛蒙特州建立了以X射线光刻机为主要辐射光源的高频芯片生产线。最初，X射线光刻技术是当时下一代光刻技术的有力竞争对手。但是随着准分子和氟化邈（GaF）成熟的镜片技术，深紫外线（DUV）在分辨率和经济性方面，光刻技术得以发展，优于X射线光刻。

近几年来，俄罗斯再一次提出使用X射线进行无掩膜直接光刻，以实现2028年大规模量产为目标，制作7nm芯片。

写在最后

本质上，摩尔定律是一种经济规律。

从抽象的角度来看，摩尔定律不仅与特定的技术捆绑在一起。在过去的几十年里，半导体公司将芯片产品分配到更大的市场，并将产品的R&D和生产成本分配到更多的数量，以提高单个产品的利润率。随后，将利润投入到产品升级、晶体管微型化、性能提升等方面，进一步降低单个产品的价格，因为价格下降，发现了越来越多的应用市场，稳步发展。

从更长远的历史角度来看，根据未来学家 Ray Kurzweil 换句话说，摩尔定律只是近50年来人类计算技术的自然体现，从算盘到手摇机械计算机，再到继电器、真空管和晶体管，再到大规模集成电路的演变。

到目前为止，随着芯片工艺的微缩接近物理极限，EUV光刻设备的价格迅速飙升，摩尔定律的经济规律正在被打破。

每个人都曾多次推测EUV光刻技术将被其它技术所取代。下一年，甚至认为接班人已准备好了：

• 一九七二年Spears和Smith提出的X射线光刻技术（XRL）；
• 飞利浦公司于1980年开发的电子束图案生成器（EBPG）；
• 一九九五年Chou提出的纳米压印光刻技术（NIL）；
• Kruit等人于2000年在Mapper公司开发的电子束并行写入技术；
• X射线干预光刻技术是2010年提出的（XIL）。

EUV光刻取代技术的不断发展正在推动半导体领域的快速进步。由于成本和效率的多重考虑，以及近期半导体供应链安全的迫切压力，各国都有充分的动力开发EUV光刻的替代方案。

然而，尽管这些替代技术具有巨大的潜力，但为了缓解技术成熟度和商业化的挑战，他们仍然需要进行深入的研究和优化。这一过程将为半导体行业提供新的发展机遇，促进技术的不断演变和升级。

本文来自微信公众号“半导体行业观察”（ID：icbank），作者：L晨光，36氪经授权发布。

本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。

免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com