PCIe路线图让人失去耐心？7.0战争已经拉响！

� � 假如你想经常见面，欢迎标星。� � 收藏哦 ~

PCIe 作为高速串行计算机扩展总线的标准，如今早已普及到每一台。 PC 其中，无论是普通用户还是专业人士，无论是大企业还是小企业，都在享受这个标准带来的好处。

然而，这个历史悠久的标准并不是一成不变的。在过去的20年里，它经历了六次迭代，每个通道的传输速度都是从 2.5 GT/s 升到 128 GT/s，完成了巨大的变化。第七代也有条不紊地进行着，一切看上去都充满了活力。

但是事实上，多年来，PCI-SIG（负责控制 PCI-Express 副总裁理查德，规范R&D组织) · 所罗门 ( Richard Solomon ) 一直听到抱怨——这个组织把最新的规范推向行业需要多长时间？从最近开始 PCI-SIG 在开发者大会上，似乎每个人的耐心都在逐渐丧失。

外媒 Next Platform 更是直言，PCI-SIG 要加快时间表，并努力使时间表更快。 PCI-Express 路线图与芯片制造商和服务器供应商的路线图保持同步。对同时拥有以太网，InfiniBand 和 Nvidia 专有的 GPU 内置 NVLink 对于行业而言，这是一种广泛使用的互联网，预计随着基于此， CXL 增加了分层和共享主内存的应用， PCI-Express 需求将会增加。

不过 Next Platform 还承认，一个拥有这么多成员组织(现在大概有 970 一个成员，而且还在增长)和每个标准的高度审议过程可能不能以速度为目的。有无数的委员会和工作组进行标准化，这可能会导致各种变化和预期。 FYI 和 FYI 测试和合规研讨会。

本周在加利福尼亚州圣克拉拉举行的所罗门 2024 年 PCI-SIG 在会议上，开发者还告诉记者和分析师，所有这些都需要时间。

不过，一场比赛围绕着 PCIE 7.0 争夺战，已经拉响了。

PCIe 7.0，即将到来

PCIe 7.0 它是下一代计算机互连技术，旨在将每个引脚的数据传输速度提高到 128 GT/s，是 PCIe 6.0 的 64 GT/s 的两倍，是 PCIe 5.0 的 32 GT/s 的四倍。这将允许 16 通道 ( x16 ) 同时支持连接的各个方向。 256 GB/ 秒带宽(不包括编码费用)。这种速度将非常方便未来的数据中心和需要更快的数据传输速率(包括网络数据传输速率)的人工智能和高性能计算应用。

为实现令人印象深刻的数据传输速度， PCIe 5.0 和 6.0 相比，PCIe 7.0 使物理层的总线频率翻倍。此外，该标准保留了四级信令。 ( PAM4 ) 调配脉冲幅度，1b/1b FLIT 模式编码和已经使用的方法 PCIe 6.0 的前向纠错 ( FEC ) 技术。除此之外，PCI-SIG 表示 PCIe 7.0 该标准还侧重于提高通道参数和覆盖范围以及提高功率效率。

回放 PCIe 7.0 其发展历程，其初期工作从 2022 年开始。在当年的 PCI-SIG 在开发者大会上， PCI-SIG 宣布 PCI Express ( PCIe ) 7.0 规范，到了 2023 年会议上，PCI-SIG 第一个规范的议案版本已经完成。 0.3，然后分发给组织成员，这也标志着组织成员， PCIe 7.0 正式启动标准开发。

今年 4 月，PCI-SIG 发布给成员 PCI-Express 7.0 规范的 0.5 版本，这是本规范的第二版议案， PCI-SIG 成员最后呼吁提交该标准的新功能，PCI-SIG 利用最新更新重申新规范的研发仍在正常进行中 2025 年度最终版本。

查看当前版本规格，PCI-SIG 把最高数据速率提高到每秒 128 千兆传送 ( GT/s ) ，提高能效，保持与前几代规范的向后兼容性。它也保留了从 PCI-Express 6.0 开始 Flit Mode 编码和 PAM4 信号。

""我们的主要工作是保持工作。 PAM4 保持我们的信号 PCI-Express 6.0 研发的 Flit 所有这些方法，并且真正致力于速度翻倍，” Solomon 说。“把传输速率提高到每秒 128 核心是千兆。首先要保持向后兼容。这是 PCI-Express 重要组成部分。多年来，我们成功地推出了一切。 PCI-Express 规格。虽然我有点笑，但我们一直在努力提高能效，因为你会看到每一秒。 128 千兆的传输速率和我们原来的每秒。 2.5 与千兆传输速率相比。是的，它比 2003 每年消耗更多的电力。"

他说，功能平衡也很重要，并补充道： PCI-Express 不一定是你能买到的最快的技术。绝对不是最便宜的技术。但是我们试图实现这种最好的性价比平衡——努力提供真正高的带宽，并真正合理地实施它。所以，你 PHY 硅技术的选择是你所选择的。 PCB 技术。"

PCI-Express 7.0 同时也遵循以前的规范，根据组织的产品需求，为其提供一系列选项，如下表所示：

这些选项是 PCI-Express 的关键点。

Solomon 表示，图表上方的通道数量与硅片面积有关，并指出 16 一条通道将比两条通道占用更多的硅片空间。但是，你可以用更便宜的生产工艺来实现。 16 条形通道；两条通道占用面积较小，但要实现 128 GT/s 也许需要更昂贵的硅片。他说：“这只是给生态系统提供选择的机会。"你也可以选择带宽，然后看看什么对你的特定产品很重要，然后选择你想要的矩形。"

PCIe 7.0 下一步是最终确定的主要步骤。 0.7 版本规范，这个版本叫做完整的提案，所有方面都必须得到充分的定义，电气规范必须通过测试芯片进行验证。本次规范迭代发布后，不能添加新功能。PCIe 6.0 最后经历过 0.3、0.5、0.7 和 0.9 4 最终决定了一个主要的议案， PCIe 7.0 在同一条轨道上行走的可能性。

值得注意的是，去年夏天，PCI-SIG 宣布将探索 PCIe 纤维连接的可能性。因此，PCI-SIG 在光学工作组中 2023 年 8 每月成立的目的是为连接器和收发器设计合适的尺寸，光学连接技术可以通过光波传输数据来扩大。 PCI Express 应用范围，如云计算、高性能计算、量子计算等。这有望实现更高的吞吐量、更低的延迟和更低的能源供应，而不是通过铜线传输。

而在今年 6 月最新的 PCI-SIG 在开发者大会上，该组织表示 PCIe 6.0 标准化的逻辑层和电气层将接受新的光学。 PCIe 规范化，PCIe 6.0 已考虑使用光纤连接，这将改善当前的效果。 PCIe 电气系统，而非替代它，这种变化很可能正在发生 PCIe 7.0 中持续。

虽然控制器 IP 开发初始硬件已在进行中，但是当时， 2025 年 PCIe 7.0 标准最终确定后，第一个实际量产应用 PCIe 7.0 在正式与您见面之前，硬件还需要几年时间。

新战争已经点燃

尽管 PCIe 7.0 正式版需要到明年才能推出，但是有些厂商已经准备好了自己的解决方案和解决方案。 IP，目的是在即将到来的新规范普及浪潮中领先一步，赢得更多的市场份额，并在近期举行。 PCI-SIG DevCon 2024 事实上，各厂商都拿出了自己的最新技术，新的战争已经被点燃。

Alphawave Semi

在 PCI-SIG DevCon 2024 上，Alphawave Semi 作为一家高速连接和计算硅片的供应商，它展示了下一代的快速实施 PCIe 7.0 规范的 IP 子系统解决方案， PCIe 6.0 建立新规范的技术生态系统先进技术。

Alphawave Semi 支持主要表现出来 DSP 的 PAM4 SerDes 技术，这项技术是为了加速新兴 PCIe 7.0 解决方案上市日期奠定了基础，它展示了完全集成控制器和顶级控制器 PAM4 SerDes PHY IP 如何为 AI 以及高性能计算 ( HPC ) 数据中心应用程序可以互相操作 PCIe 6.0 技术连接。

Alphawave Semi 表示，Silicon-Ready PipeCORE PCIe IP 在推进 PCIe 7.0 就标准而言，可以与之匹配 Tektronix DPO70000 配合高性能示波器， 128 GT/s ( PAM4 ) 速度导航发射机的性能，该解决方案以高度相关模型和实验室测量为后盾，确保完整性 128 Gbps 解决方案很快进入市场。

此外，Alphawave Sem 也展示了完整性 PCIe 6.0 子系统解决方案，具有每个通道的突破 64 Gbps 极限电光链接，这一集成包括 Alphawave Semi 高级控制器 IP 和顶尖 PAM4 SerDes PHY，以及 InnoLight 的 LPO OSFP 光学器件。它表明，这项技术可以为现代数据中心的性能、能效和延迟设定新的标准，从而促进 PCIe 6.0 发展生态系统。

新思科技

在 PCI-SIG DevCon 事实上，新思科技展示了世界上第一个基于光学的 PCIe 7.0 IP，在实际场景中展示了该技术的功能。这些包括使用 OpenLight 光子 IC 以 128 Gb/s 运行的 Synopsys PCI Express 7.0 PHY IP 电 - 光 - 电 ( EOE ) TX 到 RX，及使用 Synopsys PCIe 7.0 控制器 IP 从根复合体到节点连接的成功实现 FLIT 传送。

新思科技的 PCIe 7.0 IP 解决方案是高性能计算。 ( HPC ) SoC 产品组合设计更加广泛，包括适用于产品组合。 1.6T/800G 以太网、CXL 和 HBM 解决方案。据悉，新思想 PCIe 7.0 IP 解决方案的主要亮点包括：

完整的解决方案：新思科技为行业提供唯一完整的解决方案 PCIe 7.0 IP 解决方案，包括控制器，IDE 安全模块、PHY 和验证 IP。这个解决方案在那里 x16 配置可以达到高达 512 GB/s 双向数据传输。

节约能源和低延迟：预先检查。 PCIe 7.0 控制器和 PHY IP 与之前的版本相比，可以提供低延迟的数据传输，提高能效 在保持信号完整性的同时，50%。

安全性：Synopsys IDE 适用于安全模块 PCIe 已经通过控制器的7.0 IP 提前验证，可以为恶意攻击提供数据机密性、完整性和重放保护，确保数据传输环境的安全。

经验与可靠：20多年的经验 PCIe IP 经验和超过 3,000 一个经典的设计案例，Synopsys 为客户提供了一种成功的低风险硅片，为客户提供了强大可靠的方法。 IP 解决方案。

新思科技表示，该解决方案处理芯片制造商的大型语言模型和计算密集型 AI 企业负荷带来的带宽和延迟挑战尤为重要， PCIe 7.0 IP 解决方案支持安全数据传输，减少 AI 在生态系统中实现无缝互操作的工作负载数据瓶颈。

新思科技 IP 高级营销和战略副总裁 John Koeter 表示：“作为领先界面的界面 IP 新思科技不断为设计者提供最先进的节点最新接口，帮助他们满足计算密集型设计的需要。新思科技的 PCI Express 7.0 IP 为客户提供一个完整的、基于标准的解决方案，使他们能尽快开始下一代。 HPC 和 AI 设计，加快硅片的成功之路。"

Rambus

Rambus 也在 PCI-SIG DevCon 上面正式宣布推出自己的产品 PCIe 7.0 IP 包括一套全面的产品组合 IP 解决方案：PCIe 7.0 控制器旨在为下一代提供下一代 AI 和 HPC 高带宽、低延迟和强大性能的应用；PCIe 7.0 重计时器，适用于高度提升、低延迟信号再生数据路径；PCIe 7.0 多端口交换机具有物理感知能力，可提供多种结构；XpressAGENT TM 帮助顾客快速推出第一个芯片。

据了解，Rambus PCIe 7.0 控制器 IP 其主要特征包括：支持 PCIe 7.0 规范，包含 128 GT/s 数据速度；实施低延迟前纠正错误 ( FEC ) 实现链接稳定性；支持固定大小 FLIT，可以达到高带宽效率；向后兼容 PCIe 6.0、5.0、4.0 等；借助 IDE 实现发动机最先进的安全支持； AMBA AXI 互连。

Rambus 高级副总裁兼硅 IP 总经理 Neeraj Paliwal “随着新数据中心架构的出现，数据中心芯片制造商的局面正在蓬勃发展，因此需要高性能接口。 IP 解决方案可以培养强大而快速发展的生态系统。Rambus PCIe 7.0 IP 通过提供前所未有的带宽、低延迟和安全功能，产品组合解决了这一挑战。协调这些部件，提供无缝、高性能的解决方案，满足要求 AI 和 HPC 严格的应用要求。"

Cadence

Cadence 同样是最新的 PCI-SIG DevCon 上面展示了自己的完整性 PCIe 7.0 解决方案，特别是它 128GT/s SerDes IP 接收器和发射器的功能，显示出优异的电气性能和裕度。Cadence 表示，自己的 PCIe 7.0 分系统检测芯片板可以通过外部环回方式成功发送和接收配备的非重定时光电链接 128GT/s 信号，并且有多个数量级的余量。

Cadence 这次展览仍然有很多演示，包括用来演示的， PCIe 7.0 的 Cadence IP 接受非定时光学 128GT/s 采用示波器仪测量信号的强大性能 Cadence IP for PCIe 7.0 能力，详细说明其稳定的电气性能和余量，使用检测设备进行鉴定 PHY 接收器的质量 PCIe 6.0 接口 Cadence IP 稳定，并符合要求 PCI-SIG 标准的 PCIe 6.0 Cadence IP 对功耗和性能进行分系统优化。

Cadence 表示，自己是第一个家庭。 PCIe 3.0、4.0、5.0 和 6.0 提供完整的子系统解决方案，并拥有行业领先 PPA 的 IP 公司很自豪能通过最新的供应商。 PCIe 7.0 IP 子系统解决方案继续这一趋势，为功耗、性能、面积和上市日期树立了新的标杆。

从 1.0 到 6.0 的回顾

PCI 技术于 1992 年度首次亮相，支持 133 MB/s 高峰吞吐量和 33 MHz 时钟速度，并迅速成为连接计算机软件组件的标准总线，之后在 1998 年，PCI-X（PCI 扩展)为行业提供了更高的带宽要求，

2004 2008年，成立了一批英特尔工程师 Arapaho 工作小组，开始制定新的标准，后续，其他公司也加入了这个小组。在正式确定 PCI Express（PCIe）以前，新规范想过多个名字。某种意义 PCIe 是 PCI 继承人，因为他们有类似的功能，但是 PCIe 实际上是一种完全不同的东西。 PCI 的设计。它更像是板网络，而非板网络 PCI 这个时代有许多老式的并行接口，最终，这个行业在今年取得了成功。 PCIe 1.0 标准。

最初的标准 PCIe 1.0a 每个通道的数据传输速率为 250MB/s，总传输速度为 2.5GT/s(每秒千兆传输)，和其它串行总线一样，性能一般以每秒传输频率来衡量，以防止花销比特被视为 " 数据 "。PCIe 1.0a 选用 8b/10b 编码方案，所以只有 80% 传送位置是真实的 " 数据 "。费用比独特的两个主要功能。第一，他们确保串行接口总是有足够的时钟转换来恢复时钟。第二，他们保证没有净直流电流。

以后 PCIe 标准开启定期升级，其传输速度不断提高。因为 PCIe 它主要用于基于英特尔处理器的个人计算机和服务器，所以在实践中，一旦英特尔发布使用， PCIe 新规范的处理器就会起作用。这一标准演化的总体思路是选择当时主流工艺节点可以制造的传输速度。不过，因为 PCIe 无处不在，所以不管底层结构如何，大多数需要高性能外设总线的设计都会使用。 PCIe，比如 Arm 在服务器基础系统架构规范中规定 PCIe 要求。

2007 年推出的 PCIe 2.0 将传输速度提高一倍，但是编码方案保持一致，其带宽翻倍，并且适应。 PCIe 1.0 此外，标准还改进了数据链路层的处理，在提高数据完整性和数据传输稳定性的同时，支持更加有效的电池管理。

2010 年推出的 PCIe 3.0 改用效率更高的 128b/130b 编码方案，并增加了已知二进制多项式的扰码功能，从而完成了时钟恢复和无直流偏置。 0 和 1 良好的平衡。它还大大提高了传输速度，16 通道 PCIe 3.0 接口的最高传输速度可以达到 15.7 GB/ 秒。如今，PCIe 3.0 在上市设备上进行布署是最常见的。 PCIe 版本。例如谷歌第三代 TPU 就使用了 PCIe 目前广泛使用的3.0， USB4 标准也基于 PCIe 3.0。

PCIe 4.0 标准于 2017 年度首次推出，提供 64 GBps 吞吐量，带宽继续翻倍，保持和保持。 PCIe 3.0 在加强通道管理和错误检测机制的同时，兼容性也增加了对高带宽需求的支持，例如用于高性能存储和网络应用。不过它直到 2019 年才用于 SSD。2019 年 7 月亮第一次推出 AMD Ryzen 3000 系列 CPU 首批开箱即用支持 PCIe 4.0 x16 的台式机 CPU。为了得到全面的支持，客户需要运行 X570 新主板芯片组。

PCIe 5.0 标准于 2019 年 5 月亮发布，它带来了 128 GBps 在提高信号完整性和误码率的同时，吞吐量（BER）控制，也支持人工智能和高性能计算等更高性能的设备。（HPC）。这个规范向后兼容前几代。 PCIe，英特尔是第一个 CPU 上采用 PCIe 5.0 它推出的公司 Alder Lake 支持平台 PCIe 5.0 标准。

定义 PCIe 标准的 PCI-SIG 曾预估 PCIe 4.0 和 PCIe 5.0 会在一段时间内共存，PCIe 5.0 适用于需要最大吞吐量的高性能需求，例如 AI 网络应用的工作负荷和 GPU。因此，PCIe 5.0 它主要用于数据中心、网络和高性能计算。 ( HPC ) 公司环境，而强度较低的应用程序(例如台式计算机的应用程序)可以使用 PCIe 4.0。

2022 今年发布的是现阶段的最新版本。 PCIe 6.0 标准带宽再次翻倍，明显提升到每个通道。 8 GB/s，它在互连方面也发生了巨大的变化：

PAM-4 电信调配方案：不再使用传统的不归零（NRZ）信号，而是使用具有四种电压电平的脉冲幅度信号，可以带来三眼图。预编码和前向纠错（FEC）模拟偏差和数字偏差可以分别减少。该方案可以提供低延迟。 64GT/s 的带宽。

流量控制模块（FLIT）数据包传输：这种新型的数据包传输架构（FEC 要求选择这种结构)不仅支持增加的带宽，而且使系统能够处理增加的带宽。

L0p 低功耗状态：当系统中的带宽需求减少时，新的 L0p 低功耗状态允许某些通道进入睡眠模式，这样可以提高功耗，同时也保证链接始终打开。

数据完整性和安全保护:该规范使用数据对象在较低的带宽水平上进行交换。（DOE）作为 PCIe 使用加密数据和密钥，安全构建块。零件测量认证（CMA）提供固件加密签名。完整性和数据加密（IDE）为系统提供数据包等级的安全保护，避免物攻。通过将 IDE 与控制器藕合，可在 64GT/s 在高带宽速度下提供高效的安全保护。

尽管我们不遗余力地推广新技术，但是我想问一个问题，我们需要多长时间才能看到？ PCIe 6.0 商品正式问世？

点这里� � 更加关注，锁定更多原创内容

本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。

免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com